

FAETERJ-Rio
Arquitetura de Computadores 1

Barramentos

Prof. Paulo Massillon

Barramentos

- **Múltiplas linhas condutoras**
 - Cada uma permite passagem de 1 bit
- **Fluxo de dados, endereços e controle**
- **Dados**
 - Leitura
 - Gravação (escrita)
- **Endereços**
 - Células de memória
 - Dispositivos



Barramentos


■ Barramento de controle

- Leitura de dados (memória)
- Escrita de dados (memória)
- Leitura de dispositivo
- Escrita em dispositivo
- Certificação de transferência de dados (ACK)
- Pedido de interrupção
- Relógio

3



Barramento não-hierárquico



4




Hierarquia

- **Barramento local**
 - Alta velocidade
 - Mesma frequência do relógio
 - Dispositivos grande velocidade ↔ CPU
- **Barramento do sistema**
 - Memória Principal ↔ Memória Cache
- **Barramento de Expansão**
 - Conecta dispositivos de entrada e saída

5




Alternativas de Hierarquias



6

Hierarquia de barramentos



7

Características dos barramentos

- **Largura (tamanho)**
 - Quantidade de bits simultâneos
 - Medida de desempenho
 - Taxa de transferência
- **Ciclo do barramento**
 - Tempo necessário para mover bits
- **Compartilhamento**
 - Protocolos

8



Protocolos de barramentos

- **OMNIBUS – DEC, fora de uso**
- **MCA – Micro Channel Adapter**
- **ISA – Industry Standard Adapter**
- **EISA - Extended Industry Standard Adapter**
- **PCI – Peripheral Component Interconnect**
- **USB – Universal Serial Bus**
- **AGP – Accelerated Graphics Port**

9



Projeto de barramentos

- **Método de controle de Acesso**
 - **Mestre / escravo**
 - **UCP é o mestre**
 - **Simple e barato**
 - **Gargalos**
 - **Múltiplos mestres**
 - **DMA – Direct Memory Access**
 - **Circuito mais complexos**
 - **Alivia a UCP**

10



Projeto de barramentos


■ Tipo de sincronização

- Síncrona
 - Pulsos de relógio regulam os sinais
- Assíncrona
 - Não há controle por relógio
 - Eventos dependem do evento anterior

11



Transferência síncrona



12




Transferência síncrona

- **Ciclo de leitura – T1**
 - Pulso do relógio
 - Endereço de leitura
 - Sinal de leitura
 - Início
- **Ciclo de leitura – T2**
 - Memória decodifica endereço
 - Memória coloca dados no barramento
 - Sinal de confirmação
- **Ciclo de leitura – T3**
 - Dados do barramento para RDM (MAR)
- **Conceito de "Wait-state" – memória não termina**

13



Transferência assíncrona



14



Transferência assíncrona

■ Transferência entre Memória e dispositivo de E/S

1. Memória percebe ReadReq, lê endereço no barramento de dados e ativa Ack para indicar que já leu
2. E/S percebe Ack ativo e baixa ReadReq; libera o barramento de dados
3. Memória vê ReadReq baixo e baixa o Ack
4. Memória coloca o dado lido no barramento de dados; ativa o DataRdy
5. E/S percebe DataRdy, lê o dado do barramento de dados; ativa Ack para indicar que já leu
6. Memória vê Ack ativo, baixa o DataRdy; libera o barramento de dados
7. E/S vê DataRdy baixo e baixa o sinal Ack; ciclo completo

15



FIM

Barramentos

Prof. Paulo Massillon